FPGA Design

Sidebranch ontwikkelt ook FPGA logica en IP cores.

Enkele implementaties die we hebben opgeleverd:

  • JPEG-LS verliesvrije beeld encoder. JPEG-LS gebruikt zeer weinig FPGA resources en is een van de beste verliesvrije algoritmes voor het coderen van fotobeelden. Het evenaart de veel duurdere JPEG-2000 in kwaliteit. Onze implementatie codeert een pixel waarde per klokcyclus, tot 4K resolutie en daarboven, tot 16 bits per samplewaarde. In een professionele toepassing voor panaromabeeld acquisitie draaien meerdere cores parallel voor meerdere camera's tegelijk.
  • PCI Express Low-Latency SGDMA IP core. Toepasbaar voor het offloaden van zware encryptietoepassingen op een FPGA. Met een zeer lage latency van 1.5 microseconden voor de complete round-trip van een pakket van CPU naar FPGA en terug naar de CPU over 8 lanes PCI Express, en haalt een throughput van miljoenen pakketten per seconde,.

Naast de IP cores, integreren we dit in een compleet ontwerp en ontwikkelen de benodigde device drivers voor bijv. Linux en Windows.